Disseny Microelectrònic I. Pràctiques.

Pràctica 3: Introducció a l'edició de layouts

3.- TECNOLOGÍA Y DISEÑO CELULAR

MAGIC es un entorno semiprofesional para el diseño full-custom VLSI. Esto es, permite diseñar un circuito integrado a nivel de máscaras. Mediante MAGIC es posible diseñar sobre el layout los elementos que componen un circuito microelectrónico, y es posible, así mismo, extraer el equivalente SPICE del circuito diseñado. Por otro lado MAGIC permite automatizar varias de las tareas de diseño VLSI, en concreto, es capaz de comprobar en tiempo real el cumplimiento de las reglas de diseño y de realizar el trazado automático de las conexiones entre bloques funcionales.

3.1.- Descripción de la tecnología

La tecnología empleada en el diseño con MAGIC es una tecnología CMOS escalable tal y como se describe en el Anexo I de esta práctica. Para la realización concreta de estas prácticas trabajaremos con una tecnología de 1µm, esto es, emplearemos la correspondencia 1l=1µ.

El dibujo de las máscaras está sujeto a una serie de restricciones que configuran las reglas de diseño de ésta tecnología. Por ejemplo, no está permitido tener una zona difundida de menos de 3l, ni dos zonas de polisilicio pueden estar a menos de 2l, etc. (ver Anexo I).

Mediante el dibujo de las máscaras podemos definir transistores MOS e interconexiones entre éstos. En la figura siguiente se muestran los layouts en MAGIC de los dos posibles transistores MOS y los cortes verticales donde se aprecia la estructura física de los dispositivos.

Transistor NMOS

Transistor PMOS

Las uniones entre el silicio y la metalización sólo están permitidas en las zonas difundidas o sobre el polisilicio, por lo que únicamente están permitidos los contactos metal-P⁺, metal-N⁺ o metal-poly. El motivo de esta restricción es debido a que los contactos entre metal y silicio únicamente poseen buena calidad cuando se realizan sobre zonas altamente dopadas. A continuación se muestran dos ejemplos de contactos, uno entre metal y el pozo o sustrato N, y otro entre el metal y el polisilicio de puerta de un NMOS.

La tecnología CMOS considerada posee dos capas de metalización, correspondientes a las capas Metal1 y Metal2. La interconexión entre estas capas se realiza mediante un tipo especial de contactos denominados vías , las cuales se dibujan mediante la capa específica Via. Se ha de recalcar que el único posible contacto de metal 2 con otras capas ha de ser a través de vías y con metal 1, por lo que no es posible contactar directamente una pista de metal 2 con otra de polisilicio o con una difusión. La siguiente figura muestra un ejemplo de unión indirecta entre una difusión N⁺ y una pista de metal 2.

Debido a que las resistividades de las zonas implantadas N⁺ y P⁺ no son despreciables, es recomendable contactar estas zonas dentro de un área tan grande como sea posible. El siguiente ejemplo muestra dos posibles realizaciones para un transistor NMOS, una correcta y otra incorrecta.

Correcta Incorrecta

Antes de seguir, y para tener una visión global de la tecnología empleada, se recomienda leer el Anexo I de esta práctica.

3.2.- Disseny jeràrquic en cel·les

Un circuit microelectrònic típic conté milers de transistors. Si bé el disseny que proposem només en té de l’ordre de cinquanta, ja es veu que resulta complex encarar el dibuix de les màscares del disseny complet. A més diferents parts del circuit poden contenir blocs funcionals idèntics com poden ser portes lògiques, fonts de corrent, etc. Per això resulta convenient adoptar una estructura cel·lular i jeràrquica de disseny. Amb aquest concepte podrem dissenyar i simular per separat cada un dels blocs funcionals que composen el circuit per més tard ajuntar-los i interconnectar-los. L’estructura escollida per les cel·les en aquesta pràctica és la que es mostra a la figura següent.

Tots els blocs que realitzem respondran a la mateixa estructura: una zona superior amb pou N que contindrà tots els transistors PMOS i una zona inferior en que hi hagi els transistors NMOS sobre el substrat P. Els límits superior i inferior de la cel·la seran les pistes d’alimentació i massa, en aquesta disposició per complir el doble objectiu de connectar els sortidors dels PMOS a alimentació i els dels NMOS a massa, i de polaritzar adequadament el pou i el substrat.

Per poder després unir còmodament i sense problemes les cel·les dissenyades per separat imposarem les següents restriccions:

La distància entre les pistes d’alimentació serà sempre la mateixa.
L’amplada del pou serà la mateixa en totes les cel·les.
Totes les entrades i sortides d’una cel·la han d’estar disponibles en un contacte entre metall 1 i metall 2 (via) per poder sortir per dalt o per baix de la cel·la.
Dins de les cel·les no es permet l’ús de metall 2, tret de en les connexions a l’exterior d’entrades i sortides.

Complint el primers requisits, podrem empalmar les cel·les horitzontalment sense incomplir cap regla de disseny, com il·lustra la figura de l’esquerra. Les altres dues restriccions asseguren la connectivitat de totes les entrades i sortides de les cel·les, com mostra la part de la dreta de la figura; usant pistes de metall 2 verticals i de metall 1 horitzontals.

A la darrera figura de l’apartat es mostren les distàncies obligatòries (en λ ) Per a totes les cel·les del nostre disseny. Els valors de W_Tot, W_Pou i W_P, diferents per cada grup de treball, són els que es proposen al fitxer full_dades.pdf.

Donat que el pou ha d'envoltar la difusió P al menys en 5 λ, el valor de W_Pou serà 5 λ més gran que W_P.

Respecte del pou, es important tenir en compte que MAGIC genera el pou on nosaltres diguem i, a més a més i sense mostrar-lo si no ho demanem, on faci falta mentre no violi regles de disseny. El pou dibuixat amb la capa NWELL, per tant por engrandir-se si el programa MAGIC troba que cal. Per aquest mateix motiu mai no tindrem errors de DRC per falta de pou, ja que MAGIC els corregeix automàticament afegint el pou que falta.

Per sobre del rail superior, el pou s'ha d'estendre 3 λ que es la distancia mínima des de la difusió N Òhmica fins el final del pou.

L'amplada de la cel·la, indicada a la figura anterior, pot ser qualsevol, però desitgem que sigui el menor possible, ja que àrea equival a cost. Cap element intern de la cel·la, llevat del pou, pot sortir d'aquesta amplada. Això vol dir que totes les cel·les han de tenir dues franges de 5 λ d'amplada als costats que tinguin només pou i rails d'alimentació. Aquestes 5 λ són, com ja sabem, l'espai mínim de pou al voltant de les difusions P. Quan ajuntem les diferents cel·les, les solaparem fins que les difusions internes P o N d'aquestes tinguin la separació lateral mínima de 4 λ. Això correspon a la pràctica a solapar 6 λ entre una cel·la i la següent.

1.- Presentació 2.- Procés CMOS 3.- Tecnologia i disseny celular 4.- Tutorial MAGIC 5.- Anàlisi i disseny
Annex 1.- Tecnologia Annex 2.- Guia de MAGIC Annex 3.- Llista de macros