5.- REALITZACIÓ D'UN INVERSOR
La darrera part de la pràctica consisteix en l'anàlisi i depuració d'un layout que conté violacions de les regles de disseny, i a continuació, en el disseny d'un layout senzill. Cal que sortiu de l'entorn de MAGIC, amb la ordre :quit . Seguidament copieu al vostre espai els dos fitxers del directori /users/alumnes/temp/dmi/public/practica3 per començar a treballar.
Els fitxers copiats són:5.1.- Exemple de porta NAND
Començarem per estudiar la porta NAND d'exemple. Executeu la ordre magic nand2 des del directori on es trobi el fitxer per entrar al MAGIC en mode d'edició. Observeu el disseny i identifiqueu les màscares representades. Ignorant, de moment, les violacions de regles de disseny (punts blancs), identifiqueu els transistors (quantitat, tipus N o P, relacions d'aspecte) i les connexions entre els diferents nodes. Comproveu que es tracta d'una NAND.
Modifiqueu el disseny per que observi totes les regles de disseny. Useu la informació donada en 4.9 y en l'annex I.
Un cop resolt l'apartat anterior, extraieu el circuit equivalent de la porta amb :extract , sortiu de MAGIC amb :quit i observeu que heu generat un fitxer nand2.ext. Executeu seguidament tospice nand2 per obtenir un circuit equivalent SPICE que serà nand2.spice.
Creeu a continuació un fitxer nand2.cir que permeti provar el circuit extret. Aquest fitxer haurà de contenir:
• Referències .include als fitxers de models model i extret nand2.spice
• Fonts d'alimentació, una de nom Valim que forci una caiguda de 5 V entre el node d'alimentació (Vdd) i el node 0, i una altra de nom Vref que forci un curtcircuit (0 V) entre el node de massa (Gnd) i el node 0. Aquesta font és necessària per què SPICE te reservat el node 0 com a node de referència, mentre que MAGIC usa el node Gnd.
• Excitacions de les dues entrades, de forma d'ona quadrada amb el mateix període i decalades un quart de període (per observar totes les possibles combinacions).
• Ordre d'anàlisi transitòria.
5.2.- Realització d'un inversor
Aquest darrer apartat de la pràctica proposa la realització d'un inversor que respecti les regles de disseny i els requeriments del disseny cel·lular. Obriu el fitxer base.mag proporcionat i observeu que només conté els rails d'alimentació, el pou i la polarització de pou i substrat. Abans de seguir amb el disseny, modifiqueu la distància entre els rails i la grandària del pou per complir amb les especificacions de disseny cel·lular pròpies del vostre grup de treball, donades pel fitxer Full_dades.pdf, segons es descriuen a l'apartat 3.2.Dibuixeu els transistors amb longitud de canal mínima (2µm) i feu que la cel·la ocupi la mínima àrea possible (respectant les restriccions del disseny cel·lular). Procureu, que els transistors tinguin la major amplada de canal possible mentre no comprometi l'àrea ocupada per la cel·la.
Un cop editat l'inversor feu-ne una simulació DC que en mostri el correcte funcionament, i una de transitòria que mostri els retards de propagació tphl i tplh per a una càrrega capacitiva a la sortida de 0.1 pF.